更新于 1月10日

數(shù)字芯片前端設計工程師

1.5-3萬·13薪
  • 北京海淀區(qū)
  • 無經(jīng)驗
  • 碩士
  • 全職
  • 招2人

職位描述

DDR芯片芯片設計ASIC開發(fā)VerilogFPGA

崗位職責:

1、RTL設計:根據(jù)設計規(guī)格書spec,制定DRAM內存芯片模塊級架構和詳細設計規(guī)格書,使用Verilog完成邏輯芯片的前端設計,編寫相關開發(fā)技術文檔;

2、RTL驗證:根據(jù)芯片的功能與性能要求,進行芯片的功能與性能測試;

3、模塊綜合、時序分析與相關IP的集成與測試;

任職要求:

1、電子工程類、計算機類相關專業(yè)本科及碩士;

2、熟悉數(shù)字芯片設計全流程,了解DC,APR,STA等;

3、熟悉Verilog/System Verilog等硬件編程語言,有良好的代碼風格;

4、有過內存芯片開發(fā)經(jīng)驗者優(yōu)先

4、可接受應屆生,但需要能馬上到崗實習。

工作地點

龍芯中科技術股份有限公司

職位發(fā)布者

張女士/人事經(jīng)理

立即溝通
公司Logo浙江力積存儲科技有限公司
浙江力積存儲科技有限公司(以下簡稱浙江力積)是一家自主知識產(chǎn)權與定制化內存公司。浙江力積的前身【Zentel】品牌最早于2002年建立, 2020年3月,浙江力積承接并持續(xù)推廣。浙江力積以設計開發(fā)及工程技術能力為核心,開發(fā)并提供客戶所需內存芯片產(chǎn)品,并成為大陸前列的制定AI內存芯片規(guī)格及提供產(chǎn)品的全方位芯片供貨商。公司擁有涵蓋所有主流DRAM內存類型的產(chǎn)品線,并為海內外客戶提供先進的內存芯片解決方案。國際資深設計師團隊、成熟穩(wěn)定的產(chǎn)能和供應鏈使浙江力積成為具有優(yōu)秀成績的內存產(chǎn)品企業(yè),為廣大DRAM用戶提供穩(wěn)定的支持。2022年,浙江力積獲得國家高新技術企業(yè)認證,研發(fā)人員占比達到50%以上。公司的核心團隊成員有來自海內外行業(yè)頭部的高精人才。在近20年的研發(fā)經(jīng)驗及IP積累下,浙江力積掌握了從產(chǎn)品的研發(fā)設計、代工制造、驗證測試、質量管控到量產(chǎn)出貨等多種成熟技術,多年來已經(jīng)滿足了全球數(shù)百家客戶的需求。浙江力積依托于研發(fā)的累積優(yōu)勢,結合國內市場發(fā)展趨勢,快速培養(yǎng)國內團隊的市場設計能力,在高帶寬內存(HBM)、存內計算/存算一體、內存池化等技術方向上不斷提升知識產(chǎn)權積累并取得商業(yè)化成果。22年9月,浙江力積加入UCle聯(lián)盟,與海內外的行業(yè)頭部企業(yè)一起,參與行業(yè)標準的制定。
公司主頁