職位描述:
1.負責top、block的綜合(synthesis)、形式驗證(formal)工作;
2.負責top、block的power plan實現(xiàn),完成upf編寫、vclp check工作;
3.負責top、block的靜態(tài)時序分析(STA),制定signoff標準,分析clock/reset structure完成sdc、timing eco工作;
職位要求:
1.掌握數(shù)字電路設計流程,具有微電子相關(guān)基礎知識;
2.能夠熟練使用DCG、Formality、PrimTime、VCLP等Synopsys工具,有三年以上前端實現(xiàn)工作經(jīng)驗;
3.熟悉verilog/VHDL、Scripts語言tcl/perl;
北京 - 海淀
北京 - 海淀
北京 - 海淀
北京 - 海淀
大唐微電子技術(shù)有限公司北京 - 海淀
中國人民解放軍32806部隊北京 - 海淀