崗位職責(zé):
1,芯片spec分解testplan,制定驗證計劃;
2,使用UVM開發(fā)驗證環(huán)境;
3,根據(jù)驗證計劃使用C,systemverilog編寫驗證用例、調(diào)試驗證用例;
4,完成前后仿case的收斂,形成驗證文檔;
5,與項目相關(guān)人員完成驗證的review。
任職要求:
1,精通UVM驗證方法學(xué),熟練使用systemverilog,C/C++驗證語言,熟悉python,perl等一門腳本語言;
2,能夠獨立搭建模塊級驗證環(huán)境;
3,熟悉ARM soc架構(gòu)者優(yōu)先;
4,有SOC驗證經(jīng)驗者優(yōu)先;
5,熟悉各種外設(shè)接口協(xié)議pcie ,usb,ddr,spi,uart,i2c等
職位福利:五險一金、年底雙薪、績效獎金、股票期權(quán)、帶薪年假、節(jié)日福利、定期體檢