工作職責(zé)：

1. 負(fù)責(zé)數(shù)字集成電路的驗(yàn)證規(guī)劃、測(cè)試平臺(tái)搭建及驗(yàn)證工作，確保設(shè)計(jì)滿足功能、性能及覆蓋率要求；

2. 編寫(xiě)驗(yàn)證計(jì)劃、測(cè)試用例和驗(yàn)證報(bào)告，對(duì)驗(yàn)證結(jié)果進(jìn)行分析和總結(jié)，確保驗(yàn)證的完整性和高效性；

3. 使用SystemVerilog、UVM等高級(jí)驗(yàn)證語(yǔ)言和方法學(xué)進(jìn)行驗(yàn)證環(huán)境的開(kāi)發(fā)和維護(hù)；

4. 與設(shè)計(jì)團(tuán)隊(duì)緊密合作，理解設(shè)計(jì)規(guī)格，識(shí)別驗(yàn)證難點(diǎn)，提出有效的驗(yàn)證策略；

5. 跟蹤并解決驗(yàn)證過(guò)程中發(fā)現(xiàn)的問(wèn)題，與設(shè)計(jì)團(tuán)隊(duì)共同優(yōu)化設(shè)計(jì)，提升產(chǎn)品質(zhì)量。

任職要求：

1. 熟悉數(shù)字電路基本原理，了解集成電路設(shè)計(jì)流程；

2. 熟練掌握SystemVerilog編程語(yǔ)言，了解UVM驗(yàn)證方法學(xué)；

3. 具有良好的團(tuán)隊(duì)合作精神和溝通能力，能夠與設(shè)計(jì)、測(cè)試等其他部門(mén)有效協(xié)作；

4. 有相關(guān)項(xiàng)目經(jīng)驗(yàn)或?qū)嵙?xí)經(jīng)驗(yàn)者優(yōu)先。