崗位職責(zé)
1、負(fù)責(zé)FPGA邏輯架構(gòu)設(shè)計與方案編寫：負(fù)責(zé)產(chǎn)品或項目中FPGA邏輯架構(gòu)的整體設(shè)計，并編寫相應(yīng)的設(shè)計方案，確保方案的可行性和高效性。
2、FPGA邏輯開發(fā)與調(diào)試：負(fù)責(zé)FPGA代碼的編寫、仿真、測試和維護(hù)工作，確保FPGA功能的正確實現(xiàn)和穩(wěn)定運行。同時，需要解決在開發(fā)和調(diào)試過程中遇到的各種技術(shù)問題。
3、系統(tǒng)調(diào)試與配合：與其他工程師（如硬件工程師、軟件工程師等）緊密合作，進(jìn)行系統(tǒng)級的調(diào)試和驗證，確保整個系統(tǒng)的穩(wěn)定性和性能。
4、設(shè)計文檔編寫與維護(hù)：負(fù)責(zé)編寫和維護(hù)FPGA設(shè)計文檔，包括流程圖、通信協(xié)議、測試文檔等，為后續(xù)的維護(hù)和升級提供有力的支持。
5、參與總體設(shè)計與資源評估：在總體設(shè)計階段，參與邏輯設(shè)計部分的設(shè)計與資源評估，確保設(shè)計方案的合理性和資源的高效利用。
6、FPGA團(tuán)隊建設(shè)：根據(jù)研發(fā)需求，招聘具備相關(guān)專業(yè)背景和創(chuàng)新能力的人才，并進(jìn)行持續(xù)的職業(yè)發(fā)展和技能培訓(xùn)。
任職要求
1、電子、通信、信號處理等相關(guān)專業(yè)本科及以上學(xué)歷，碩士學(xué)歷優(yōu)先考慮。
2、具備5年以上FPGA工作經(jīng)驗，其中至少3年在高級FPGA工程師崗位上工作。
3、 精通Verilog或VHDL語言編程和仿真，熟悉FPGA的開發(fā)流程。
4、熟練掌握Xilinx、Altera等主流FPGA的開發(fā)工具和調(diào)試環(huán)境，如ISE、Synplify、Vivado等。
5、具有良好的數(shù)字電路基礎(chǔ)，熟悉模擬數(shù)字電路設(shè)計原理和數(shù)字信號處理技術(shù)。
6、具有PCIe、LVDS、DDR2/DDR3等高速接口開發(fā)經(jīng)驗，以及SPI、I2C、UART等常規(guī)接口開發(fā)經(jīng)驗。
7、具備良好的溝通能力和團(tuán)隊合作精神，能夠積極主動地完成任務(wù)。
8、具有較強的學(xué)習(xí)能力和解決問題的能力，能夠迅速適應(yīng)新技術(shù)和新環(huán)境。
9、 對FPGA技術(shù)有深厚的興趣和熱情，愿意持續(xù)學(xué)習(xí)和探索新技術(shù)。
10、具有良好的英文閱讀能力，能夠閱讀和理解英文技術(shù)文檔和資