更新于 3月8日

FPGA圖像處理工程師

1.5-2.1萬
  • 武漢洪山區(qū)
  • 3-5年
  • 本科
  • 全職
  • 招1人

職位描述

Verilog HDL
崗位職責(zé):
1、負(fù)責(zé)FPGA邏輯部分代碼編寫、調(diào)試及時(shí)序優(yōu)化;
2、負(fù)責(zé)FPGA軟核部分相關(guān)功能的C語言代碼與調(diào)試;
3、熟悉產(chǎn)品架構(gòu)、完成產(chǎn)品開發(fā)工作;
4、分析并解決調(diào)試中遇到的問題;
5、編制產(chǎn)品開發(fā)過程文件;
6、根據(jù)項(xiàng)目需求分析制定目標(biāo)和任務(wù)分解,跟蹤項(xiàng)目進(jìn)度和風(fēng)險(xiǎn)管理;
7、完成部門領(lǐng)導(dǎo)安排的其他工作。任職要求:
任職要求:
1、電子類相關(guān)專業(yè)本科及以上學(xué)歷;
2、3年以上電子行業(yè)相關(guān)經(jīng)驗(yàn),有紅外行業(yè)工作經(jīng)驗(yàn)或FPGA、ZYNQ圖像處理經(jīng)驗(yàn)者優(yōu)先;
3、精通Verilog語言,熟悉FPGA的時(shí)序約束、分析及優(yōu)化方法;
4、掌握硬件基本原理,與硬件互相配合進(jìn)行功能調(diào)試;
5 熟悉SDI、Camera link、PAL、SRIO、CML、 GMSL、LVDS等接口時(shí)序;
6、熟悉視頻圖像處理算法;熟悉FPGA的硬件架構(gòu);
7、熟悉Altera、Xilinx、以及國產(chǎn)的FPGA及開發(fā)環(huán)境;
8、具備分析問題解決問題的能力;
9、具有團(tuán)隊(duì)協(xié)作精神、責(zé)任心強(qiáng)、執(zhí)行力強(qiáng);具有較強(qiáng)的協(xié)調(diào)、溝通能力和管理能力。

工作地點(diǎn)

武漢光谷企業(yè)天地

職位發(fā)布者

朱琳/人事經(jīng)理

昨日活躍
立即溝通