崗位職責：

1. 參與AI芯片軟硬件功能劃分、內(nèi)核/SoC微架構功能制定、SoC硬件功能集成等工作；

2. 負責AI芯片MMU功能、硬件微架構、關鍵技術指標（包括TLB Capacity、TLB Address Mapping、集中式或多級TLB結構、Page Size、Page Table Walk、單級或多級頁表映射機制、虛實地址空間定義、Page Miss/Hit處理機制、與IO總線地址空間交互等）相關的方案規(guī)劃、建模、性能評估和優(yōu)化；

3. 負責AI芯片MMU內(nèi)部功能（基于評估后的功能特性和參數(shù)）及其AXI/APB接口轉換電路RTL設計、PPA性能評估與優(yōu)化；

4. 負責撰寫AI芯片MMU架構手冊及其詳細設計說明書；

5. 協(xié)助完成AI芯片MMU驗證方案制定、仿真與覆蓋率收集；

6. 協(xié)助完成AI芯片MMU物理電路及其布局布線性能實現(xiàn)、硅前/后驗證與測試。

任職要求：

1. 具有3年及以上AI/GPGPU/GPU等芯片MMU功能和微架構制定、邏輯設計和優(yōu)化經(jīng)驗；

2. 熟悉MMU與AI/GPGPU/GPU等芯片內(nèi)核（Core）、物理內(nèi)存、IO總線之間讀寫訪問和虛實地址轉換整體流程；

3. 熟悉MMU功能建模、分析和評估，包括但不限于以下關鍵指標和功能：TLB容量、TLB地址映射、集中式或多級TLB結構、Page Size、Page Table Walk、單級或多級頁表映射機制、虛實地址空間定義、Page Miss/Hit處理機制等；

4. 具有IOMMU或SMMU設計和實現(xiàn)經(jīng)驗者優(yōu)先；

5. 精通VHDL / Verilog HDL / System Verilog中至少一種RTL語言；

6. 精通Python / Perl / Shell / TCL / Makefile中至少一種腳本語言；

7. 能夠流暢書寫和閱讀英文技術手冊；

8. 良好的溝通和團隊合作能力，積極向上的工作態(tài)度。