崗位職責(zé)：

1. 負(fù)責(zé)AI芯片PCIe子系統(tǒng)硬件功能劃分、微架構(gòu)設(shè)計、地址空間定義；

2. 負(fù)責(zé)AI芯片PCIe子系統(tǒng)及其AXI/APB接口轉(zhuǎn)換電路RTL設(shè)計、功能定制與集成（包括Register空間分配、MMIO/ECAM地址空間分配、中斷處理、GPUMMU、MHU、Debug、Hotplug、Low Power、Bifurcation、Initial Flow、DFT等）、PHY集成與PPA優(yōu)化；

3. 負(fù)責(zé)撰寫PCIe子系統(tǒng)詳細(xì)設(shè)計報告；

4. 協(xié)助完成PCIe子系統(tǒng)驗證方案制定與仿真；

5. 協(xié)助Firmware工程師完成PCIe驅(qū)動程序開發(fā)與測試；

6. 協(xié)助完成AI芯片PCIe子系統(tǒng)物理電路實現(xiàn)、硅前/后驗證。

任職要求：

1. 具有3年及以上PCIe Controller及其PHY設(shè)計與IP集成經(jīng)驗；

2. 熟悉AXI4.0/APB4.0及以上、PCIe5.0及以上等協(xié)議標(biāo)準(zhǔn)，熟悉PCIe5.0體系結(jié)構(gòu)、軟硬件功能和工作流程，包括但不限于ATS、PRI、ARI、P2P、ACS、Hotplug、MCTP、SR-IOV等關(guān)鍵特性；

3. 熟悉UCIe、CXL、IOMMU或SMMU功能或協(xié)議者優(yōu)先；

4. 精通VHDL / Verilog HDL / System Verilog中至少一種RTL語言；

5. 精通Python / Perl / Shell / TCL / Makefile中至少一種腳本語言；

6. 能夠流暢書寫和閱讀英文技術(shù)手冊；

7. 良好的溝通和團(tuán)隊合作能力，積極向上的工作態(tài)度。