崗位職責(zé)：

1. 負(fù)責(zé)和參與AI芯片驗(yàn)證策略制定、驗(yàn)證環(huán)境架構(gòu)規(guī)劃和Testplan制定；

2. 負(fù)責(zé)和參與AI芯片SoC Level、Chiplet Level、Subsystem Level（包括SIMT Core、NoC、DDR、PCIe、Firmware硬件系統(tǒng)、Command Processor、L2 Cache等）、Block Level、IP/Unit Level等多層級(jí)UVM驗(yàn)證環(huán)境開(kāi)發(fā)與調(diào)試、Testcase功能開(kāi)發(fā)和驗(yàn)證、帶時(shí)序信息的后仿真、Low Power仿真和驗(yàn)證覆蓋率收集、平臺(tái)維護(hù)；

3. 負(fù)責(zé)和參與AI芯片關(guān)鍵計(jì)算電路形式驗(yàn)證（Formal Verification）；

4. 負(fù)責(zé)和參與AI芯片SoC級(jí)性能驗(yàn)證；

5. 負(fù)責(zé)和參與撰寫(xiě)各層級(jí)驗(yàn)證平臺(tái)說(shuō)明書(shū)；

6. 協(xié)助硅前/后驗(yàn)證Testcase和驗(yàn)證平臺(tái)支持、ATE測(cè)試Pattern向量開(kāi)發(fā)支持。

任職要求：

1. 具有3年及以上基于UVM的ASIC驗(yàn)證經(jīng)驗(yàn)；

2. 精通UVM驗(yàn)證方法學(xué)，熟悉System Verilog、Verilog HDL、C/C++等設(shè)計(jì)與驗(yàn)證語(yǔ)言；

3. 具有SoC Level（由PCIe、DDR、Core、NoC等構(gòu)成）Testbench搭建和驗(yàn)證經(jīng)驗(yàn)者優(yōu)先；

4. 具有AI/GPGPU/GPU/CPU等芯片功能驗(yàn)證、VIP集成與驗(yàn)證、Low Power驗(yàn)證、性能驗(yàn)證經(jīng)驗(yàn)者優(yōu)先；

5. 具有Formal驗(yàn)證、ATE Pattern向量開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先；

6. 精通Python / Perl / Shell / TCL / Makefile/Cmake中至少一種腳本語(yǔ)言；

7. 能夠流暢書(shū)寫(xiě)和閱讀英文技術(shù)手冊(cè)；

8. 良好的溝通和團(tuán)隊(duì)合作能力，積極向上的工作態(tài)度。