崗位職責(zé)
1、參與芯片項目需求分析，制定DFT方案（Scan、MBIST、Boundary Scan等），完成設(shè)計文檔編寫；
2、負(fù)責(zé)DFT相關(guān)邏輯設(shè)計（MBIST、BSCAN、OCC、EDT、Scan Insertion、ATPG等），確保測試覆蓋率達(dá)標(biāo)；
3、使用EDA工具（如Tessent、DFT Compiler、VCS等）完成仿真驗證及故障覆蓋率分析；
4、配合后端團(tuán)隊完成DFT時序收斂及物理實現(xiàn)約束；
5、支持測試團(tuán)隊完成測試向量生成及測試機(jī)臺調(diào)試，分析并解決量產(chǎn)測試問題；
6、持續(xù)優(yōu)化DFT流程與方法學(xué)，提升測試效率并降低測試成本。
任職要求
必須技能：
1、2-5年DFT設(shè)計經(jīng)驗 ；
2、熟練掌握DFT全流程，包括Scan/ATPG、MBIST、Boundary Scan、JTAG/IJTAG等關(guān)鍵技術(shù);
3、精通主流 DFT 設(shè)計工具，如Mentor Tessent、Synopsys DFT Compiler等；
4、熟悉測試pattern仿真、芯片測試、具備良率分析及diagnosis經(jīng)驗；
5、熟悉芯片設(shè)計流程（RTL→GDSII），了解邏輯綜合、STA時序分析及物理設(shè)計基礎(chǔ)知識；
6、熟練使用Verilog，具備腳本編程能力（Perl/Python/TCL等）；
7、良好的團(tuán)隊協(xié)作與溝通能力，有強(qiáng)烈的責(zé)任心和抗壓能力。
優(yōu)先條件：
1、有成功量產(chǎn)芯片的DFT頂層設(shè)計經(jīng)驗；
2、有ATE測試機(jī)臺調(diào)試經(jīng)驗或熟悉測試向量轉(zhuǎn)換流程。