更新于 9月26日

fpga工程師

2-2.3萬
  • 合肥蜀山區(qū)
  • 3-5年
  • 本科
  • 全職
  • 招1人

職位描述

器件選型Verilog
崗位職責(zé):
1. 負(fù)責(zé)公司產(chǎn)品中FPGA相關(guān)100G以太網(wǎng)的設(shè)計及開發(fā)工作,根據(jù)指標(biāo)要求,編寫FPGA相關(guān)設(shè)計實現(xiàn)文 檔,包括器件選型、功能模塊劃分、時序分析等;
2. 負(fù)責(zé)產(chǎn)品中FPGA模塊功能開發(fā)與驗證工作,包括功能模塊的編碼、仿真以及FPGA板上驗證工作,及單元 測試等相關(guān)工作;
3. 配合完成整機的聯(lián)調(diào)測試等相關(guān)工作。
4. 具有規(guī)范化,標(biāo)準(zhǔn)化的代碼編寫習(xí)慣和良好的技術(shù)文檔習(xí)慣。
任職要求:
1. 具備PCIE、 AXI 、DDR、Ethernet等至少1種以上的高速接口的3年以上設(shè)計開發(fā)經(jīng)驗。 2. 具備良好的Verilog、HDL代碼風(fēng)格,熟練使用仿真綜合、時序分析等相關(guān)工具。
3. 會使用Vitis HLS開發(fā)工具,熟悉DMA。
4. 熟悉FPGA開發(fā)流程及主流FPGA開發(fā)工具(如Vivado、ISE、Modelsim 等)。
5. 能夠熟練閱讀英文技術(shù)文檔,有較好的溝通能力及技術(shù)判斷能力。

工作地點

中德合作創(chuàng)新園10號樓

職位發(fā)布者

程女士/人事主管

立即溝通
公司Logo天津大學(xué)合肥創(chuàng)新發(fā)展研究院
天津大學(xué)、合肥市經(jīng)開區(qū)于2018年5月簽訂協(xié)議,共建天津大學(xué)合肥創(chuàng)新發(fā)展研究院(簡稱“合肥院”)。合肥院作為天津大學(xué)位于長三角地區(qū)的研發(fā)機構(gòu),融合天津大學(xué)優(yōu)勢學(xué)科、辦學(xué)經(jīng)驗和國際合作的基礎(chǔ),聚焦汽車及內(nèi)燃機、醫(yī)工結(jié)合、集成電路設(shè)計、智能電網(wǎng)等科研領(lǐng)域,力爭建成國內(nèi)一流的技術(shù)創(chuàng)新、成果轉(zhuǎn)化、產(chǎn)業(yè)孵化和人才聚集的產(chǎn)業(yè)創(chuàng)新中心,助力合肥綜合性國家科學(xué)中心和“中國制造2025”試點示范城市建設(shè)。自成立以來,合肥院以共建協(xié)議為藍(lán)本,積極推進(jìn)各項工作展開,持續(xù)奠定戰(zhàn)略合作的堅實基礎(chǔ)。在政府的大力支持和兩地建設(shè)者的共同努力下,合肥院將提供一個高起點、開放式、國際化的一流平臺,熱切期待濟濟英才不斷開拓創(chuàng)新,聚焦國家重大需求,聚焦世界前沿科技,為國家和安徽省、合肥市社會經(jīng)濟發(fā)展提供產(chǎn)業(yè)支撐和人才智力支持。
公司主頁