1. 深入理解Verilog語言,明晰其與硬件電路的映射關(guān)系。
2. 熟練掌握賽靈思Spartan3和Vertix4、復(fù)旦微電PSoC等系列器件結(jié)構(gòu),熟悉其資源與Verilog行為描述方法的關(guān)聯(lián)。
3. 能熟練運(yùn)用Synplify、Quartus、ISE、Modelsim等開發(fā)工具。
4. 精通數(shù)字電路,包括組合電路、觸發(fā)器,尤其要能運(yùn)用D觸發(fā)器構(gòu)成分頻器(含奇數(shù)倍分頻且占空比為50%情況)及時(shí)序電路,可使用Verilog語言準(zhǔn)確描述。
5. 熟悉FPGA設(shè)計(jì)全流程,涵蓋仿真、綜合、布局布線和時(shí)序分析。
6. 精準(zhǔn)掌握slice、lut、ram等資源的估算方法。
7. 熟知同步設(shè)計(jì)原理。
8. 熟練掌握建立時(shí)間、保持時(shí)間、波特率計(jì)算、延遲時(shí)間計(jì)算、競爭冒險(xiǎn)及消除毛刺方法等基本概念。
9. 有具體FPGA設(shè)計(jì)項(xiàng)目經(jīng)驗(yàn),應(yīng)屆生有畢業(yè)設(shè)計(jì)相關(guān)經(jīng)驗(yàn)亦可。
10. 具備良好設(shè)計(jì)思路,能在速率、資源、功耗間做好權(quán)衡,如流水線設(shè)計(jì)(打拍子)等。
11.有塞靈思式復(fù)旦微電經(jīng)驗(yàn)者優(yōu)先