工作內(nèi)容：
負(fù)責(zé)基于FPGA的軟件開發(fā)，實(shí)現(xiàn)FFT、DDC、DDS、高速數(shù)據(jù)采集、DDR3/4存儲(chǔ)、IQ信號(hào)分析及信號(hào)預(yù)處理等功能，完成乘加累積，DBF權(quán)系數(shù)配置，進(jìn)行相控陣波束合成與控制實(shí)現(xiàn)，完成確保系統(tǒng)的高性能與穩(wěn)定性。
主要職責(zé)：
1、負(fù)責(zé)FPGA軟件需求分析，方案設(shè)計(jì)，編碼、仿真、調(diào)試、代碼優(yōu)化和維護(hù)；
2、完成相關(guān)算法的FPGA實(shí)現(xiàn)和優(yōu)化，負(fù)責(zé)FPGA的接口、算法邏輯的設(shè)計(jì)；
3、負(fù)責(zé)開發(fā)和驗(yàn)證FPGA IP核，包括但不限于FFT，濾波器，數(shù)字上/下變頻，IQ信號(hào)，數(shù)據(jù)預(yù)分析處理，DDS的功能實(shí)現(xiàn)；
4、開發(fā)ADC、DAC與FPGA之間的接口和FPGA與硬盤之間軟件接口，實(shí)現(xiàn)高效的數(shù)據(jù)傳輸與處理；
5、負(fù)責(zé)時(shí)鐘、存儲(chǔ)、電源、復(fù)位、通信(包括光纖通信)、控制等模塊的軟件開發(fā)；
6、完成產(chǎn)品調(diào)試測(cè)試。
任職資格：
1、掌握Xilinx Zynq平臺(tái)開發(fā)的優(yōu)先；
2、有相控陣數(shù)字波束合成控制經(jīng)驗(yàn)者優(yōu)先；
3、熟悉高速 ADC/DAC /FPGA的原理及其應(yīng)用；
4、熟練使用 FPGA 開發(fā)工具，如 Vivado 、Quartus等；熟練掌握 VHDL 或Verilog 語言，能夠獨(dú)立完成 FPGA 邏輯設(shè)計(jì)；
5、具備良好的調(diào)試和測(cè)試能力，能夠解決復(fù)雜的技術(shù)問題；
6、具備良好的團(tuán)隊(duì)協(xié)作精神和溝通能力，能夠承擔(dān)項(xiàng)目壓力。
工作時(shí)間：
早上：8:30-12:30
下午：13:30-17:30
公司地址：西安國家民用航天產(chǎn)業(yè)基地飛天路485號(hào)
乘車路線：
1.附近公交站點(diǎn)乘坐239/4-05/4-15/260至“航天管委會(huì)”站下車；
2.附近公交站點(diǎn)乘坐733到“神州三路口”（好快活水廠）站下車即到。
職位福利：五險(xiǎn)一金、績效獎(jiǎng)金、加班補(bǔ)助、全勤獎(jiǎng)、包住、交通補(bǔ)助、餐補(bǔ)、定期體檢