崗位職責(zé)：
?基于UVM（通用驗(yàn)證方法）為FPGA開發(fā)的驗(yàn)證構(gòu)建環(huán)境和測(cè)試用例，并且應(yīng)該易于維護(hù)和重用
?執(zhí)行模擬，并收集功能覆蓋率和代碼覆蓋率的分析報(bào)告
?與FPGA設(shè)計(jì)工程師合作開發(fā)場(chǎng)景級(jí)測(cè)試用例。
?執(zhí)行FPGA軟件的靜態(tài)時(shí)序分析、規(guī)則檢查和邏輯等價(jià)性驗(yàn)證
?協(xié)助編寫測(cè)試計(jì)劃，執(zhí)行測(cè)試計(jì)劃，編寫測(cè)試激勵(lì)措施，生成測(cè)試數(shù)據(jù)，并為完成測(cè)試工作編寫相關(guān)報(bào)告
?負(fù)責(zé)代碼和功能覆蓋率的融合
?提交測(cè)試報(bào)告。
?跟蹤BUG狀態(tài)并執(zhí)行回歸測(cè)試
?執(zhí)行MODELSIM工具進(jìn)行模擬測(cè)試
?利用verilog語(yǔ)言、RTL編碼、邏輯綜合和靜態(tài)時(shí)序分析技能
?具備良好的溝通技巧，善于發(fā)現(xiàn)問(wèn)題