崗位職責(zé)
1、負(fù)責(zé)高性能硬件電路的設(shè)計(jì),包括原理圖繪制和PCB設(shè)計(jì)(6層板及以上)。
2、進(jìn)行硬件系統(tǒng)的選型、設(shè)計(jì)、調(diào)試和優(yōu)化,確保產(chǎn)品性能和質(zhì)量達(dá)標(biāo)。
3、協(xié)助完成硬件相關(guān)的測(cè)試與驗(yàn)證工作,解決調(diào)試過程中的技術(shù)問題。
4、配合嵌入式開發(fā)團(tuán)隊(duì),完成硬件與軟件的聯(lián)調(diào)工作。
其他要求
1、電子、通信、自動(dòng)化等相關(guān)專業(yè)本科及以上學(xué)歷,3年以上硬件開發(fā)相關(guān)工作經(jīng)驗(yàn)。
2、熟練使用Altium Designer、Cadence Allegro等EDA工具進(jìn)行原理圖和PCB設(shè)計(jì)。
3、有6層及以上高密度PCB設(shè)計(jì)經(jīng)驗(yàn),熟悉高速信號(hào)完整性分析和EMC/EMI設(shè)計(jì)。
4、熟悉常見硬件接口和協(xié)議(如UART、SPI、I2C、Ethernet等)。
5、了解FPGA開發(fā)流程,熟悉Xilinx或Intel FPGA芯片及其開發(fā)工具優(yōu)先。
6、具備良好的團(tuán)隊(duì)協(xié)作和問題解決能力,工作細(xì)致負(fù)責(zé)。
加分項(xiàng):
1、具備FPGA程序開發(fā)能力,能夠獨(dú)立完成Verilog/VHDL設(shè)計(jì)及調(diào)試。
2、有過復(fù)雜硬件產(chǎn)品(如通信設(shè)備、高速數(shù)據(jù)采集設(shè)備等)開發(fā)經(jīng)驗(yàn)。
3、具備信號(hào)完整性仿真分析經(jīng)驗(yàn)。
4、熟悉電源管理電路設(shè)計(jì)及測(cè)試方法。