更新于 11月18日

FPGA開發(fā)工程師

1.2-2.4萬
  • 西安雁塔區(qū)
  • 3-5年
  • 本科
  • 全職
  • 招5人

職位描述

Verilog HDLFPGA信號處理
工作內(nèi)容:
我們正在尋找一位有經(jīng)驗的FPGA高級工程師,負責(zé)開發(fā)和驗證高性能的FPGA功能,支持并帶領(lǐng)公司內(nèi)的FPGA研發(fā)團隊開發(fā)項目。
主要職責(zé):
- 負責(zé)設(shè)計和開發(fā)FPGA功能,包括GTH等高速接口,高速以太網(wǎng)UDP協(xié)議等;
- 根據(jù)工程師需求,參與FPGA架構(gòu)設(shè)計,并與其他工程師緊密合作;
- 使用FPGA工具鏈對FPGA設(shè)計進行驗證,并對設(shè)計進行調(diào)試和測試;
- 撰寫FPGA設(shè)計文檔,包括輸入輸出描述、時序分析和布局等;
- 參與FPGA項目的開發(fā)和測試工作,并確保項目按照計劃進行并達到預(yù)期目
標(biāo)。
- 能夠帶領(lǐng)團隊成員和客戶進行有效的溝通和合作,并協(xié)調(diào)成員完成開發(fā)任務(wù)達成目標(biāo)。
職位要求:
- 大學(xué)本科及以上學(xué)歷,電子、計算機、自動化等相關(guān)專業(yè);
- 3年以上的FPGA工程師經(jīng)驗,有獨立開發(fā)FPGA項目的能力;
- 熟悉ALTERA和XILINX架構(gòu),掌握FPGA VIVADO MODELSIM工具;
- 熟悉數(shù)字信號處理、通信協(xié)議、嵌入式系統(tǒng)等知識;
- 有以太網(wǎng)UDP純邏輯開發(fā)經(jīng)驗或者通信行業(yè)經(jīng)驗優(yōu)先錄取;
- 具備良好的項目管理和溝通能力,能夠與團隊成員和客戶進行有效的溝通;
- 良好的團隊合作精神,能夠與團隊成員和客戶進行有效的溝通和合作。

工作地點

瞪羚谷B座二樓201室

職位發(fā)布者

池振恒/人事經(jīng)理

剛剛活躍
立即溝通
公司Logo西安智芯通達科技有限公司
西安智芯通達科技有限公司成立于2021年9月,是西北工業(yè)大學(xué)科技園有限公司重點孵化的科技轉(zhuǎn)化企業(yè)。在國家十四五規(guī)劃關(guān)于進一步推進產(chǎn)教融合政策背景下,依托***重點建設(shè)院校西北工業(yè)大學(xué),致力為客戶在雷達、導(dǎo)航、通信等系統(tǒng)抗干擾領(lǐng)域提供系統(tǒng)級解決方案。公司積極響應(yīng)國家號召,以“創(chuàng)新驅(qū)動,服務(wù)國防”的理念,在雷達、導(dǎo)航、通信等系統(tǒng)抗干擾領(lǐng)域解決多種關(guān)鍵技術(shù),填補了國內(nèi)行業(yè)空白。公司主持了多項省、部及***重點科研項目的研究,并取得了重大突破。公司自成立以來,受到了西工大科技園、高新區(qū)科創(chuàng)局、瞪羚谷創(chuàng)業(yè)園等相關(guān)單位的大力支持,在科技創(chuàng)新領(lǐng)域成長迅速。在抗干擾領(lǐng)域與國內(nèi)眾多科研院所建立了合作,成功交付了的多個科研項目。2022年獲得了第十一屆全國創(chuàng)新創(chuàng)業(yè)大賽陜西賽區(qū)第二名、全國賽優(yōu)秀企業(yè)。公司秉承科研導(dǎo)向、以人為本的發(fā)展理念,擁有一支以博士、碩士為主的核心技術(shù)團隊。公司現(xiàn)處在快速發(fā)展階段,誠邀優(yōu)秀人才加盟!公司將為企業(yè)人才提供良好的發(fā)展平臺和個人成長空間。企業(yè)愿景公司:以科技興國為己任,以技術(shù)創(chuàng)新填補國內(nèi)空白,攻克國內(nèi)行業(yè)瓶頸為始終任務(wù)。產(chǎn)品:致力于在國防工業(yè)、軍民融合領(lǐng)域為行業(yè)用戶提供優(yōu)質(zhì)的全套解決方案和產(chǎn)品服務(wù)。人才:鏈接校企,與高等學(xué)府共同培養(yǎng)創(chuàng)新型、復(fù)合型、應(yīng)用型人才。
公司主頁