崗位職責(zé):
1、架構(gòu)設(shè)計(jì):根據(jù)市場需求和客戶需求制定芯片功能架構(gòu),完成芯片總體方案、詳細(xì)設(shè)計(jì)方案。
2、模塊設(shè)計(jì):根據(jù)芯片架構(gòu)分解各子系統(tǒng)或者模塊功能與性能指標(biāo)。
3、前端設(shè)計(jì):使用硬件描述語言來描述各子系統(tǒng)或者模塊行為和功能。
4、仿真與驗(yàn)證:根據(jù)芯片Spec或功能架構(gòu)制定芯片以及各模塊驗(yàn)證策略、驗(yàn)證方案,熟悉驗(yàn)證方法學(xué),熟練掌握EDA工具,F(xiàn)PGA驗(yàn)證。
5、后端設(shè)計(jì):包括?綜合、版圖、布局布線、?時(shí)序分析、?功耗分析等。
6、芯片測試:樣片功能測試、電性能測試、可靠性測試等。
7、完成上級(jí)安排的其他工作,按時(shí)完成項(xiàng)目進(jìn)度、工作任務(wù)
任職要求:
1.電子信息工程、微電子等電子類專業(yè)方向碩士以上學(xué)歷(有流片經(jīng)驗(yàn)、能力優(yōu)秀者可放寬到本科學(xué)歷)。
2.具有衛(wèi)星通信、雷達(dá)信號(hào)處理、數(shù)字信號(hào)處理等方向芯片設(shè)計(jì)研發(fā)經(jīng)驗(yàn)優(yōu)先考慮。
3.英文技術(shù)類文獻(xiàn)讀寫流暢。
4.數(shù)字芯片設(shè)計(jì)基礎(chǔ)扎實(shí),熟悉RTL設(shè)計(jì)、驗(yàn)證流程,掌握Verilog,System Verilog等硬件設(shè)計(jì)/驗(yàn)證語言,熟悉SoC總線架構(gòu)以及ARM等CPU體系架構(gòu),理解STA原理,熟悉DC,熟悉TCL/Perl等腳本語言。
5、具有良好的學(xué)習(xí)、分析和創(chuàng)新能力,能獨(dú)立完成系統(tǒng)以及模塊級(jí)設(shè)計(jì)。
6、認(rèn)真細(xì)心、責(zé)任心強(qiáng),有較強(qiáng)的敬業(yè)精神和團(tuán)隊(duì)合作意識(shí),并能承受工作壓力。