崗位職責(zé):
1) 負(fù)責(zé)面向空間科學(xué)載荷控制器FPGA邏輯軟件研發(fā),包括通信接口類(RS422/RS485/SPI/I2C/CAN/以太網(wǎng)等),數(shù)模/模數(shù)轉(zhuǎn)換類,電機(jī)相關(guān)的功率控制類等接口的驅(qū)動(dòng)開(kāi)發(fā)、通信協(xié)議設(shè)計(jì)與實(shí)現(xiàn)、接口處理及控制算法等;
2) 參與航天型號(hào)產(chǎn)品邏輯軟件研制過(guò)程的工程化控制,軟件設(shè)計(jì)和測(cè)試;
3) 編寫(xiě)產(chǎn)品開(kāi)發(fā)需求、技術(shù)方案、測(cè)試方案,完成相關(guān)評(píng)審;
4) 完成產(chǎn)品的調(diào)試及相關(guān)測(cè)試工作。
崗位要求:
1) 具有碩士及以上學(xué)歷,2年以上相關(guān)工作經(jīng)驗(yàn),應(yīng)屆畢業(yè)生要求應(yīng)有較強(qiáng)的獨(dú)立思考和解決問(wèn)題能力,在研期間有相關(guān)項(xiàng)目經(jīng)歷;
2) 電子信息類相關(guān)專業(yè)(含計(jì)算機(jī)、自動(dòng)化、通信、電氣工程、機(jī)電一體化等)畢業(yè);
3) 精通VHDL/Verilog語(yǔ)言,能夠閱讀和理解接口器件的數(shù)據(jù)手冊(cè)和時(shí)序設(shè)計(jì)要點(diǎn),編碼簡(jiǎn)潔規(guī)范,能夠根據(jù)仿真和時(shí)序分析結(jié)果優(yōu)化和改進(jìn)代碼,具備獨(dú)立開(kāi)展FPGA控制系統(tǒng)研發(fā)的能力;
4)具有在FPGA器件進(jìn)行大規(guī)模邏輯設(shè)計(jì)與驗(yàn)證經(jīng)歷,理解或?qū)嵅龠^(guò)FPGA內(nèi)部互連類(如AXI)、存儲(chǔ)類(如DDR)、高速接口類(如Ethernet)等復(fù)雜IP核者優(yōu)先;
5)具有航天產(chǎn)品研發(fā)經(jīng)驗(yàn)者優(yōu)先。