更新于 2月28日

FPGA開(kāi)發(fā)工程師

1.5-3萬(wàn)·14薪
  • 北京豐臺(tái)區(qū)
  • 3-5年
  • 本科
  • 全職
  • 招1人

職位描述

VHDLVerilog示波器嵌入式軟件開(kāi)發(fā)DSP開(kāi)發(fā)

崗位職責(zé):

1.負(fù)責(zé)設(shè)計(jì)產(chǎn)品FPGA的邏輯架構(gòu)設(shè)計(jì)、代碼開(kāi)發(fā)及仿真驗(yàn)證;

2.負(fù)責(zé)設(shè)計(jì)產(chǎn)品的研制、調(diào)試、生產(chǎn)等工作;

3.協(xié)助硬件工程師進(jìn)行芯片選型、FPGA及周邊原理圖設(shè)計(jì)等工作。

崗位要求:

1.通信、電子、無(wú)線電、自動(dòng)化、雷達(dá)信號(hào)處理專業(yè)、導(dǎo)航控制專業(yè);

2.熟悉數(shù)電、模電基本知識(shí),熟練使用信號(hào)源、示波器等常用儀器;

3.具有1年以上FPGA基本的邏輯設(shè)計(jì)、時(shí)序設(shè)計(jì)、功能設(shè)計(jì)等綜合經(jīng)驗(yàn),熟悉XILINX 或ALTERA FPGA 結(jié)構(gòu),熟悉FPGA開(kāi)發(fā)流程,熟練掌握硬件描述語(yǔ)言Verilog或VHDL中的一種,熟練掌握FPGA開(kāi)發(fā)及仿真工具;

4.熟悉FPGA架構(gòu)和IO電氣特性,掌握時(shí)鐘、RAM、高速收發(fā)器以及常用IP核等資源的使用;

5.熟悉多數(shù)總線協(xié)議,如:EMIF、SPI、I2C、UART、PCI、USB、存儲(chǔ)器(如SRAM、SDRAM、DDR)控制總線等;

6.熟悉數(shù)字信號(hào)處理、信號(hào)調(diào)制解調(diào)等相關(guān)知識(shí),并有相關(guān)經(jīng)驗(yàn);

7.具有一定硬件基礎(chǔ),熟悉FPGA、DSP和ARM協(xié)同工作設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;熟悉嵌入式軟件開(kāi)發(fā),具有ARM/DSP開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先;

8.有多路ADC同步采樣、中頻數(shù)字信號(hào)處理、高速數(shù)據(jù)傳輸設(shè)計(jì)和實(shí)現(xiàn)經(jīng)驗(yàn)優(yōu)先;

9.從事過(guò)水聲信號(hào)處理、衛(wèi)星導(dǎo)航接收機(jī)、雷達(dá)信號(hào)處理或算法開(kāi)發(fā)者優(yōu)先;

10.工作積極主動(dòng),能夠團(tuán)結(jié)同事,實(shí)事求是,具有良好的溝通表達(dá)能力。


職位福利:五險(xiǎn)一金、交通補(bǔ)助、通訊補(bǔ)助、帶薪年假、包吃、績(jī)效獎(jiǎng)金、周末雙休、定期體檢

獎(jiǎng)金績(jī)效

技術(shù)人員獎(jiǎng)金包為0-6個(gè)月月薪,具體按績(jī)效及工作業(yè)績(jī)確定

工作地點(diǎn)

望園路附近金時(shí)大廈6層

職位發(fā)布者

王女士/人力

昨日活躍
立即溝通
公司Logo北京國(guó)信智科科技有限公司
國(guó)信智科是國(guó)家級(jí)高新技術(shù)企業(yè),主要從事自動(dòng)化控制、傳感物聯(lián)、模擬訓(xùn)練、電源及水下特種設(shè)備的研制與生產(chǎn),主要客戶包括航空、航天、船舶、中科院等行業(yè)領(lǐng)域的總體科研院所。公司具備從事相關(guān)業(yè)務(wù)的各項(xiàng)體系認(rèn)證與軍工資質(zhì)。國(guó)信智科總部設(shè)在北京,目前在南京設(shè)有分公司。
公司主頁(yè)