主要負(fù)責(zé)FPGA開發(fā)，包括代碼編寫、仿真、時序約束、時序分析、調(diào)試和測試工作；
2. 編寫相關(guān)的設(shè)計文檔；
3. 熟練運用Verilog HDL語言，具有良好的編碼風(fēng)格，會使用仿真工具對邏輯代碼進行仿真；
4. 熟悉VIVADO、ModelSim等邏輯開發(fā)工具，熟悉Xilinx的7系列FPGA架構(gòu)和開發(fā)流程；
5.具有JESD204B、Aurora、PCIE、SelectIO、PCI等高速接口開發(fā)經(jīng)驗。
6.具有萬兆、千兆等工作經(jīng)驗和熟悉網(wǎng)絡(luò)協(xié)議者優(yōu)先；
7.具有通訊方向的數(shù)字信號處理開發(fā)工作經(jīng)驗優(yōu)先（fir、cic、ddc、fft）。

任職要求
1.優(yōu)秀的溝通能力、理解能力；
2.思維活躍，工作態(tài)度積極，積極地學(xué)習(xí)并掌握新技術(shù)；
3.有良好的溝通和學(xué)習(xí)能力、較強的團隊協(xié)作能力以及快速解決問題的能力；
4.可以承受工作壓力，有良好樂觀的心態(tài)；
5.具有責(zé)任意識、敬業(yè)誠信、對工作認(rèn)真負(fù)責(zé)；
6. 通信、電子計算機相關(guān)專業(yè)，本科及以上學(xué)歷。