崗位職責(zé)：
1.參與公司FPGA技術(shù)方案設(shè)計(jì)，涉及可見光及熱成像圖像處理系統(tǒng)的整體規(guī)劃、功能劃分及細(xì)節(jié)實(shí)施。
2.配合芯片團(tuán)隊(duì)及產(chǎn)品團(tuán)隊(duì)其他成員，共同完成相關(guān)邏輯開發(fā)、仿真驗(yàn)證、系統(tǒng)板級(jí)調(diào)試，問題定位及修改，維護(hù)產(chǎn)品更新迭代。
3.負(fù)責(zé)各類ISP算法的設(shè)計(jì)與開發(fā)，如3A、圖像增強(qiáng)、圖像拼接、圖像融合等各類傳統(tǒng)ISP算法，以及新型的AI-ISP算法的驗(yàn)證與實(shí)現(xiàn)。
4.負(fù)責(zé)FPGA ISP相關(guān)技術(shù)的調(diào)研與預(yù)研，不斷迭代公司產(chǎn)品的核心技術(shù)棧。
崗位要求：
1.電子工程、微電子、通信、信號(hào)處理等相關(guān)專業(yè)，研究生學(xué)歷以上，5年以上工作經(jīng)驗(yàn)。
2.至少2個(gè)大型FPGA項(xiàng)目的完整開發(fā)經(jīng)驗(yàn)，具備豐富的板級(jí)調(diào)試經(jīng)驗(yàn)。
3.具有多款FPGA的完整開發(fā)經(jīng)驗(yàn)者優(yōu)先。
4.精通Verilog，熟練使用Vivado、Modelsim等開發(fā)工具，有DDR、MIPI、SDI等高速接口的使用經(jīng)驗(yàn)。
5.熟悉常用的圖像處理算法，有圖像增強(qiáng)、圖像縮放等ISP算法的開發(fā)經(jīng)驗(yàn)。
6.具備一定硬件能力，熟悉FPGA及視頻接口芯片電路，熟悉EMC、信號(hào)完整性相關(guān)知識(shí)。
7.具有良好的團(tuán)隊(duì)合作精神，良好的溝通組織能力，邏輯清晰。
8.對(duì)FPGA有較強(qiáng)的開發(fā)熱情，熟悉FPGA行業(yè)前沿動(dòng)態(tài)，對(duì)新的技術(shù)和方法具備較強(qiáng)的學(xué)習(xí)能力。