1. 微電子、集成電路、電子、通信相關專業(yè)本科及以上學歷；
2. 3年以上后端設計經(jīng)驗；具備大廠工作經(jīng)歷優(yōu)先；
3. 掌握RTL2GDS設計流程及主流EDA工具（invs、icc2、starrc、xtop、redhawk、calibre）使用，熟悉全流程優(yōu)化方法；
4. 精通PR實現(xiàn)，對floorplan的排布、congestion的優(yōu)化、復雜時鐘樹調整、高速CPU時序收斂、Htree長樹需要有自己獨特的見解；
5. 有大規(guī)模SOC全芯片后端設計經(jīng)驗，具備先進工藝（22nm或更?。┑捻椖亢蠖嗽O計能力和經(jīng)驗者優(yōu)先考慮；
6. 掌握shell/tcl/perl/python或其他類似腳本語言，能獨立編寫腳本提高工作效率；
7. 工作嚴謹，認真負責，有良好的主動性、責任感和溝通能力；