fpga工程師
職位介紹
1. 負責在項目方案論證階段，協(xié)助硬件設(shè)計師完成FPGA資源評估、芯片選型、交互接口選擇、關(guān)鍵技術(shù)論證等。
2. 承擔項目設(shè)計開發(fā)中FPGA的功能設(shè)計編程、仿真、測試和系統(tǒng)聯(lián)調(diào)；
3. 配合軟件測試人員調(diào)試系統(tǒng)。
4. 標準化文檔編寫。
任職要求：
1. 計算機或電子方向本科以上學歷，2年以上相關(guān)工作經(jīng)驗；
2. 具有FPGA設(shè)計開發(fā)的豐富經(jīng)驗，熟練掌握VHDL/Verilog語言編程；
3. 熟悉XILINX/ALTERA FPGA， 熟悉相關(guān)開發(fā)工具(ISE、Vivado、Quartus、ModelSim、Synplify等)。熟悉設(shè)計開發(fā)流程、仿真及調(diào)試方法。
4. 對工程優(yōu)化、時序約束、區(qū)域約束等，有一定的經(jīng)驗，具有系統(tǒng)驗證和調(diào)試經(jīng)驗，能夠根據(jù)設(shè)計目標確定仿真驗證和調(diào)試測試方案；
5. 熟悉FPGA驗證系統(tǒng)的調(diào)試流程、熟悉示波器、數(shù)字邏輯分析儀、頻譜儀、信號發(fā)生器、網(wǎng)絡(luò)分析儀。
6. 熟悉以下一個或多個方向優(yōu)先：
a. 熟悉高速SRIO、PCIe、JESD204B、AURORA等高速互連接口的設(shè)計開發(fā)及驗證測試。
b. 熟悉高速數(shù)據(jù)采集（AD，DA），時鐘處理、數(shù)字上/下變頻（DUC/DDC），數(shù)字濾波器設(shè)計、信號處理相關(guān)算法等；
c. 熟悉網(wǎng)絡(luò)通信，千兆以太網(wǎng)、萬兆以太網(wǎng)、光網(wǎng)絡(luò)通信。熟悉TCP/IP協(xié)議和UDP協(xié)議通信。